一种并行处理器阵列结构
发布时间：2018/6/25 15:14:23 阅读：
次
[实用新型] 一种并行处理器阵列结构
- 授权公告号：CN207529364U
- 授权公告日：2018.06.22
- 申请号：2017209922371
- 申请日：2017.08.09
- 专利权人：葛松芬
- 发明人：葛松芬
- 地址：215000江苏省苏州市高新区东渚镇龙景花园一区49-505
- 分类号：G06F9/38(2006.01)I 全部
- 同样的发明创造已同日申请发明专利
摘要： 本实用新型涉及一种并行处理器阵列结构，包括芯片和处理器，所述芯片上设置多个处理器，组成一级处理器组，多个一级处理器组组成二级处理器组，多个二级处理器组组成三级处理器组，以此类推，即所述并行处理器阵列包括多级，每级由小到大呈包含关系，每个级包括多个小一级的处理器组，其中，每级处理器组中的每个处理器或处理器组通过译码器或仲裁器连接加速器和总线连接器。本实用新型即便是在处理器数量较多时，仍然能够使用较少芯片资源来完成处理器之间的通信。同时能保证对邻近资源的访问延迟低；这种组织方式允许使用简单的处理器互联技术来连接组内外各个处理器。既解决了处理器间互联的问题，节省了芯片资源，也降低了访问延迟。
